專家分析：探尋DSP發展軌跡和未來趨勢
從TI第一顆DSP誕生至今已有25年，成就了無數輝煌。多核、SoC的發展方向使DSP將繼續高速成長，同時，它的發展也正在面臨來自FPGA、ASIC的挑戰。
DSP概念最早出現在上個世紀60年代，到70年代才由計算機實現部分實時處理，當時主要用于高尖端領域。由于DSP技術與大量運算相關，每秒完成百萬條指令運算就變為一個新的單位MIPS(每秒百萬條指令)。80年代，有些公司陸續設計出適合于DSP處理技術的處理器，于是DSP開始成為一種高性能處理器的名稱。TI在1982年發布了第一顆DSP芯片，名為TMS32010，這是一個處理速度達5個MIPS的處理器。
加入TI公司有12個年頭的清華才俊鄭小龍，從技術應用工程師打拼到負責DSP在中國的銷售業務，熟諳DSP圈里的事。他談起了DSP誕生的故事：
那時只有兩種處理器，一種是作為PC核心的CPU，另一種是微控制器MCU。這兩種處理器的在進行大量運算時都面臨技術瓶頸，業內就在考慮“是不是需要一種高速的數字信號處理的器件”。那個時候，數字信號處理的理論已經有了，像濾波器、編碼解碼等對于乘加結構要求很高，如果用CPU來處理的話，指令非常多、效率比較低；而如果在處理器中就有這樣一個乘加結構，數字濾波器就可以實現實時的處理結果。
DSP剛開始出現時，采用了NMOS工藝，然后由于功耗的原因，很快轉到CMOS，例如C54、C55等型號中的“C”就表示CMOS。那個時候成本還是比較高的，實現每個MIPS的成本高達10～100美元，成為商品化的障礙。
本文分四個部分：
發展軌跡：DSP歷史的三個階段
DSP演進圖：性能、價格、功耗是不變的追求
未來趨勢：DSP走向多核與SoC
DSP不懼競爭？當DSP遭遇FPGA、ASIC
發展軌跡：DSP歷史的三個階段
TI首席科學家兼DSP業務開發經理方進(GeneFrantz)在年前接受電子工程專輯采訪時曾這樣說過，“DSP產業在約40年的歷程中經歷了三個階段：第一階段，DSP意味著數字信號處理，并作為一個新的理論體系廣為流行；隨著這個時代的成熟，DSP進入了發展的第二階段，在這個階段，DSP代表數字信號處理器，這些DSP器件使我們生活的許多方面都發生了巨大的變化；接下來又催生了第三階段，這是一個賦能(enablement)的時期，我們將看到DSP理論和DSP架構都被嵌入到SoC類產品中。”
80年代開始了第二個階段，DSP從概念走向了產品，TMS32010所實現的出色性能和特性備受業界關注。方進先生在一篇文章中提到，新興的DSP業務同時也承擔著巨大的風險，究竟向哪里拓展是生死攸關的問題。當設計師努力使DSP處理器每MIPS成本降到了適合于商用的低于10美元范圍時，DSP在軍事、工業和商業應用中不斷獲得成功。到1991年，TI推出價格可與16位微處理器不相上下的DSP芯片，首次實現批量單價低于5美元，但所能提供的性能卻是其5至10倍。
到90年代，多家公司躋身DSP領域與TI進行市場競爭。TI首家提供可定制DSP——cDSP，cDSP基于內核DSP的設計可使DSP具有更高的系統集成度，大加速了產品的上市時間。同時，TI瞄準DSP電子市場上成長速度最快的領域。到90年代中期，這種可編程的DSP器件已廣泛應用于數據通信、海量存儲、語音處理、汽車電子、消費類音頻和視頻產品等等，其中最為輝煌的成就是在數字蜂窩電話中的成功。這時，DSP業務也一躍成為TI最大的業務，這個階段DSP每MIPS的價格已降到10美分到1美元的范圍。
21世紀DSP發展進入第三個階段，市場競爭更加激烈，TI及時調整DSP發展戰略全局規劃，并以全面的產品規劃和完善的解決方案，加之全新的開發理念，深化產業化進程。成就這一進展的前提就是DSP每MIPS價格目標已設定為幾個美分或更低。
SP演進圖：性能、價格、功耗是不變的追求
無疑，CMOS工藝的改變大大降低了功耗，而且隨著工藝節點從3微米、0.8微米、0.1微米以及未來的納米工藝，低功耗是DSP一個不變的特性。同時，DSP的主頻不斷得到提升，從開始的5MHz，到100MHz、200MHz。
“一個關鍵的轉折點出現在90年代中期，TI開發出多并行處理結構，1997年推出了C6000DSP，有8個并行運算單元，原來每個單元性能可達200MPS，這樣一下子提高了8倍到1600MIPS。”這些運算單元可以有不同的組合，分為2組、每組4個，包括邏輯處理、數字處理、乘法運算、移位處理四類單元，分別適合不同的應用。這一時期，DSP已廣泛用于數據通信、海量存儲、語音處理、消費音視頻產品等，特別是在蜂窩電話領域的成功。鄭小龍說道，“今天針對基站應用的C6416主頻達到1.1GHz、處理能力超過8000MIPS。”
性能、價格、功耗永遠是DSP追求的目標。在這個目標的驅動下，每隔十年DSP的性能、規模、工藝、價格等就會發生一個躍遷。如表1所示，DSP的演進同樣遵循著摩爾定律，伴隨著集成度的不斷提高，是性能的提升、價格的下降。
針對DSP功耗的變動趨勢，存在一個Gene定律。從圖1可見，1982年每MIPS的功耗為250mW，到1992下降為12.5mW，而到2000年僅為0.1mW，2004年到0.01mW，而預計2010年將挑戰0.001mW。Gene定律認為，DSP功耗性能比每隔5年將降低10倍。
圖1：Gene定律及DSP功耗性能比變化
未來趨勢：DSP走向多核與SoC
DSP的發展是非常幸運的，幾乎以2倍于半導體工業的增長速度在成長。根據行業分析機構FarwardConcepts的預計，在未來5年時間里，DSP市場將以12％的年復合增長率增長，該公司總裁WillStrauss認為：“DSP技術在未來幾年的發展將遠遠大于其在問世后25年之內的發展，并將使人類世界變得前所未有的安全、智能化和聯網化。”
在多核故事不斷上演的今天，DSP同樣也在向多核轉變，特別是面向高速、高密度數據處理應用。在TI最近公布的無線基礎設施的多核DSP中，已經有一款6核方案，在未來25年可能一個DSP芯片將集成百個處理器。
TI公司高級副總裁MikeHames在TI剛剛舉辦的開發商大會勾勒出一系列多核應用新的機遇，“人的衣服可以給人發出健康警報，自動交通工具可以彼此通信提醒是否會延期出發，安全系統可以識別朋友和敵人并采取相應對策，而便攜式媒體設備則可以讓用戶遠程訪問到屬于自己的任何電子設備和數據。”
然而對于那些不屬于高密度的應用，鄭小龍認為，“將來的發展方向是SoC，而不是多核。”達芬奇平臺就是一個SoC的典型例子，它采用了DSP(C64x)和ARM(ARM9)雙核架構，以及視頻前端、視頻加速器和很強繼承性的軟件，專門針對數字視頻應用而設計。
方進先生認為，在第三個階段（賦能時期），SoC集成系統將在系統處理器(如ARM)的控制下，同時使用可編程DSP和可配置DSP加速器，這些新的SoC將成為許多創新性產品的開發平臺。可編程SoC(配合適當的可配置)是未來DSP的生存之道。他說，“這聽起來像一種限制，但事實上將帶來無限的創新機會，例如娛樂、安全和醫療等將是DSP未來三個應用領域。”
DSP不懼競爭？當DSP遭遇FPGA、ASIC
但DSP廠商未來的日子也并不輕松，隨著FPGA與ASIC向DSP應用領域的滲透逐漸擴展和加速，競爭在日益加劇。
Altera和賽靈思這兩大FPGA冤家，一方面在65nm擂臺上不斷施展才藝，頗有“道高一尺魔高一丈”的拼勁，比肩共進；同時，也不斷將FPGA觸角伸向更為廣泛的領域，性能和資源的優勢自不必說，他們還致力于通過降低功耗和成本等手段，在消費類、嵌入式等領域使FPGA與DSP之間的差別越來越小。
例如，幾天前Altera剛剛發布了65nm低功耗(LP)工藝的CycloneIIIFPGA，在可編程邏輯發展歷史中，它比其他低成本FPGA產品能夠支持實現更多應用。其片上資源包括5K至120K邏輯單元(LE)，288個數字信號處理乘法器，存儲器達到4Mbits。CycloneIII在性能上的提升在于兩個方面，一是每邏輯單元成本降低20％，二是比同類FPGA競爭產品的功耗低75％！
據Altera負責廣播、汽車電子及消費電子業務的副總裁TimColleran稱，250多家參加了早期試用計劃的客戶已經在大量應用中采用CycloneIIIFPGA進行設計，比如艾默生的高性能嵌入式電機控制項目、LetItWave的下一代船舶導航產品的視頻處理和顯示驅動等。
賽靈思則在其FPGA中引入DSP模塊——XtremeDSP技術，提供針對航天和軍用產品、數字通信、多媒體、視頻和成像行業的高性能定制DSP解決方案，目前推出的DSP產品包括新小型化SDR開發平臺、常見數字無線電系統（CDRSX）開發平臺，以及用于BDTI公司的基礎研究中，探索FPGA如何滿足DSP應用需求、何時使用FPGA/DSP或是二者的結合。
BDTI一項最新研究結果顯示，在多個DSP高端應用中FPGA將扮演越來越重要的角色，例如高端通信基礎設施等需要大量并行運算且對性能要求很高的應用，FPGA的性能優勢要超過獨立DSP；甚至，傳統上總是與高成本相聯系的FPGA在某些設計應用中比DSP方案還便宜。BDTI也同時指出，FPGA不會在一夜之間徹底顛覆現有格局，在高端通信應用中，將是FPGA與ASSP、ASIC、DSP、通用處理器這些已有系統共存。
除了FPGA巨頭，一些初創公司也正在進入DSP的應用領域，以更低成本的解決方案沖擊DSP的視頻應用。例如從事多媒體處理器研發的北京的希圖（C2Microsystems），專門針對音視頻、圖象應用開放優化的可編程解決方案，宣稱其對手只有達芬奇平臺。而另外一家，成立于2005年的北京維柯視（W&W）則是致力于H.264的ASIC研發，提供視頻壓縮編解碼技術和配套產品解決方案。
從鄭小龍的談話中，感到DSP似乎不懼怕這些競爭，低功耗、軟件可編程性是DSP獨特的優勢，SoC的發展也將為DSP贏得更多優勢。
FPGA有它不盡如任意的方面。許多DSP設計者可能并不熟悉面向DSP的FPGA，鄭小龍稱，“使用DSP有很好的繼承性，包括軟件、操作系統、多媒體框架等都有很強的繼承性，有豐富的第三方支持，而通過FPGA硬件進行編程則需要復雜的軟件，這就涉及到建立一個生態系統的問題。”
ASIC低成本也伴隨著靈活性不夠。對于一些新興標準，需要有一個完善的過程，如果要實現多制式、各種各樣的應用，ASIC也將受到各種限制。鄭小龍表示，AISC更多是在搶占成熟的或低端市場，比如MP3等，高端產品還是由DSP實現。DSP的未來一定是提供高附加值，就是給廠家做特色產品、創新產品提供一個平臺，例如DMA、可視電話、會議電話等，多功能、多制式需要靈活的軟件支持。
在DSP目前優勢的基礎上，降低成本也是未來DSP或SoC平臺的努力目標。最早是ADI將Blackfin平臺做到10美元以下，后來10美元也成為TI的一個目標，目前，達芬奇平臺已經有低于10美元的解決方案。鄭小龍表示，今后達芬奇還將針對具體類別的應用推出性能、成本優化的解決方案。
另外一個重要方面是功耗。以低功耗著稱的DSP對降低功耗的追求是無止境的，方進稱：“我們需要我們改變對低功耗的思考模式。”他提出了兩種不同的低功耗定義：一個是在不犧牲性能的前提下把功耗減至最小，稱之為“低功耗”；另一個稱為“超低功耗”，則是指犧牲部分性能，務求盡最大限度把功耗減至最小級別。
DSP概念最早出現在上個世紀60年代，到70年代才由計算機實現部分實時處理，當時主要用于高尖端領域。由于DSP技術與大量運算相關，每秒完成百萬條指令運算就變為一個新的單位MIPS(每秒百萬條指令)。80年代，有些公司陸續設計出適合于DSP處理技術的處理器，于是DSP開始成為一種高性能處理器的名稱。TI在1982年發布了第一顆DSP芯片，名為TMS32010，這是一個處理速度達5個MIPS的處理器。
加入TI公司有12個年頭的清華才俊鄭小龍，從技術應用工程師打拼到負責DSP在中國的銷售業務，熟諳DSP圈里的事。他談起了DSP誕生的故事：
那時只有兩種處理器，一種是作為PC核心的CPU，另一種是微控制器MCU。這兩種處理器的在進行大量運算時都面臨技術瓶頸，業內就在考慮“是不是需要一種高速的數字信號處理的器件”。那個時候，數字信號處理的理論已經有了，像濾波器、編碼解碼等對于乘加結構要求很高，如果用CPU來處理的話，指令非常多、效率比較低；而如果在處理器中就有這樣一個乘加結構，數字濾波器就可以實現實時的處理結果。
DSP剛開始出現時，采用了NMOS工藝，然后由于功耗的原因，很快轉到CMOS，例如C54、C55等型號中的“C”就表示CMOS。那個時候成本還是比較高的，實現每個MIPS的成本高達10～100美元，成為商品化的障礙。
本文分四個部分：
發展軌跡：DSP歷史的三個階段
DSP演進圖：性能、價格、功耗是不變的追求
未來趨勢：DSP走向多核與SoC
DSP不懼競爭？當DSP遭遇FPGA、ASIC
發展軌跡：DSP歷史的三個階段
TI首席科學家兼DSP業務開發經理方進(GeneFrantz)在年前接受電子工程專輯采訪時曾這樣說過，“DSP產業在約40年的歷程中經歷了三個階段：第一階段，DSP意味著數字信號處理，并作為一個新的理論體系廣為流行；隨著這個時代的成熟，DSP進入了發展的第二階段，在這個階段，DSP代表數字信號處理器，這些DSP器件使我們生活的許多方面都發生了巨大的變化；接下來又催生了第三階段，這是一個賦能(enablement)的時期，我們將看到DSP理論和DSP架構都被嵌入到SoC類產品中。”
80年代開始了第二個階段，DSP從概念走向了產品，TMS32010所實現的出色性能和特性備受業界關注。方進先生在一篇文章中提到，新興的DSP業務同時也承擔著巨大的風險，究竟向哪里拓展是生死攸關的問題。當設計師努力使DSP處理器每MIPS成本降到了適合于商用的低于10美元范圍時，DSP在軍事、工業和商業應用中不斷獲得成功。到1991年，TI推出價格可與16位微處理器不相上下的DSP芯片，首次實現批量單價低于5美元，但所能提供的性能卻是其5至10倍。
到90年代，多家公司躋身DSP領域與TI進行市場競爭。TI首家提供可定制DSP——cDSP，cDSP基于內核DSP的設計可使DSP具有更高的系統集成度，大加速了產品的上市時間。同時，TI瞄準DSP電子市場上成長速度最快的領域。到90年代中期，這種可編程的DSP器件已廣泛應用于數據通信、海量存儲、語音處理、汽車電子、消費類音頻和視頻產品等等，其中最為輝煌的成就是在數字蜂窩電話中的成功。這時，DSP業務也一躍成為TI最大的業務，這個階段DSP每MIPS的價格已降到10美分到1美元的范圍。
21世紀DSP發展進入第三個階段，市場競爭更加激烈，TI及時調整DSP發展戰略全局規劃，并以全面的產品規劃和完善的解決方案，加之全新的開發理念，深化產業化進程。成就這一進展的前提就是DSP每MIPS價格目標已設定為幾個美分或更低。
SP演進圖：性能、價格、功耗是不變的追求
無疑，CMOS工藝的改變大大降低了功耗，而且隨著工藝節點從3微米、0.8微米、0.1微米以及未來的納米工藝，低功耗是DSP一個不變的特性。同時，DSP的主頻不斷得到提升，從開始的5MHz，到100MHz、200MHz。
“一個關鍵的轉折點出現在90年代中期，TI開發出多并行處理結構，1997年推出了C6000DSP，有8個并行運算單元，原來每個單元性能可達200MPS，這樣一下子提高了8倍到1600MIPS。”這些運算單元可以有不同的組合，分為2組、每組4個，包括邏輯處理、數字處理、乘法運算、移位處理四類單元，分別適合不同的應用。這一時期，DSP已廣泛用于數據通信、海量存儲、語音處理、消費音視頻產品等，特別是在蜂窩電話領域的成功。鄭小龍說道，“今天針對基站應用的C6416主頻達到1.1GHz、處理能力超過8000MIPS。”
性能、價格、功耗永遠是DSP追求的目標。在這個目標的驅動下，每隔十年DSP的性能、規模、工藝、價格等就會發生一個躍遷。如表1所示，DSP的演進同樣遵循著摩爾定律，伴隨著集成度的不斷提高，是性能的提升、價格的下降。
針對DSP功耗的變動趨勢，存在一個Gene定律。從圖1可見，1982年每MIPS的功耗為250mW，到1992下降為12.5mW，而到2000年僅為0.1mW，2004年到0.01mW，而預計2010年將挑戰0.001mW。Gene定律認為，DSP功耗性能比每隔5年將降低10倍。
圖1：Gene定律及DSP功耗性能比變化
未來趨勢：DSP走向多核與SoC
DSP的發展是非常幸運的，幾乎以2倍于半導體工業的增長速度在成長。根據行業分析機構FarwardConcepts的預計，在未來5年時間里，DSP市場將以12％的年復合增長率增長，該公司總裁WillStrauss認為：“DSP技術在未來幾年的發展將遠遠大于其在問世后25年之內的發展，并將使人類世界變得前所未有的安全、智能化和聯網化。”
在多核故事不斷上演的今天，DSP同樣也在向多核轉變，特別是面向高速、高密度數據處理應用。在TI最近公布的無線基礎設施的多核DSP中，已經有一款6核方案，在未來25年可能一個DSP芯片將集成百個處理器。
TI公司高級副總裁MikeHames在TI剛剛舉辦的開發商大會勾勒出一系列多核應用新的機遇，“人的衣服可以給人發出健康警報，自動交通工具可以彼此通信提醒是否會延期出發，安全系統可以識別朋友和敵人并采取相應對策，而便攜式媒體設備則可以讓用戶遠程訪問到屬于自己的任何電子設備和數據。”
然而對于那些不屬于高密度的應用，鄭小龍認為，“將來的發展方向是SoC，而不是多核。”達芬奇平臺就是一個SoC的典型例子，它采用了DSP(C64x)和ARM(ARM9)雙核架構，以及視頻前端、視頻加速器和很強繼承性的軟件，專門針對數字視頻應用而設計。
方進先生認為，在第三個階段（賦能時期），SoC集成系統將在系統處理器(如ARM)的控制下，同時使用可編程DSP和可配置DSP加速器，這些新的SoC將成為許多創新性產品的開發平臺。可編程SoC(配合適當的可配置)是未來DSP的生存之道。他說，“這聽起來像一種限制，但事實上將帶來無限的創新機會，例如娛樂、安全和醫療等將是DSP未來三個應用領域。”
DSP不懼競爭？當DSP遭遇FPGA、ASIC
但DSP廠商未來的日子也并不輕松，隨著FPGA與ASIC向DSP應用領域的滲透逐漸擴展和加速，競爭在日益加劇。
Altera和賽靈思這兩大FPGA冤家，一方面在65nm擂臺上不斷施展才藝，頗有“道高一尺魔高一丈”的拼勁，比肩共進；同時，也不斷將FPGA觸角伸向更為廣泛的領域，性能和資源的優勢自不必說，他們還致力于通過降低功耗和成本等手段，在消費類、嵌入式等領域使FPGA與DSP之間的差別越來越小。
例如，幾天前Altera剛剛發布了65nm低功耗(LP)工藝的CycloneIIIFPGA，在可編程邏輯發展歷史中，它比其他低成本FPGA產品能夠支持實現更多應用。其片上資源包括5K至120K邏輯單元(LE)，288個數字信號處理乘法器，存儲器達到4Mbits。CycloneIII在性能上的提升在于兩個方面，一是每邏輯單元成本降低20％，二是比同類FPGA競爭產品的功耗低75％！
據Altera負責廣播、汽車電子及消費電子業務的副總裁TimColleran稱，250多家參加了早期試用計劃的客戶已經在大量應用中采用CycloneIIIFPGA進行設計，比如艾默生的高性能嵌入式電機控制項目、LetItWave的下一代船舶導航產品的視頻處理和顯示驅動等。
賽靈思則在其FPGA中引入DSP模塊——XtremeDSP技術，提供針對航天和軍用產品、數字通信、多媒體、視頻和成像行業的高性能定制DSP解決方案，目前推出的DSP產品包括新小型化SDR開發平臺、常見數字無線電系統（CDRSX）開發平臺，以及用于BDTI公司的基礎研究中，探索FPGA如何滿足DSP應用需求、何時使用FPGA/DSP或是二者的結合。
BDTI一項最新研究結果顯示，在多個DSP高端應用中FPGA將扮演越來越重要的角色，例如高端通信基礎設施等需要大量并行運算且對性能要求很高的應用，FPGA的性能優勢要超過獨立DSP；甚至，傳統上總是與高成本相聯系的FPGA在某些設計應用中比DSP方案還便宜。BDTI也同時指出，FPGA不會在一夜之間徹底顛覆現有格局，在高端通信應用中，將是FPGA與ASSP、ASIC、DSP、通用處理器這些已有系統共存。
除了FPGA巨頭，一些初創公司也正在進入DSP的應用領域，以更低成本的解決方案沖擊DSP的視頻應用。例如從事多媒體處理器研發的北京的希圖（C2Microsystems），專門針對音視頻、圖象應用開放優化的可編程解決方案，宣稱其對手只有達芬奇平臺。而另外一家，成立于2005年的北京維柯視（W&W）則是致力于H.264的ASIC研發，提供視頻壓縮編解碼技術和配套產品解決方案。
從鄭小龍的談話中，感到DSP似乎不懼怕這些競爭，低功耗、軟件可編程性是DSP獨特的優勢，SoC的發展也將為DSP贏得更多優勢。
FPGA有它不盡如任意的方面。許多DSP設計者可能并不熟悉面向DSP的FPGA，鄭小龍稱，“使用DSP有很好的繼承性，包括軟件、操作系統、多媒體框架等都有很強的繼承性，有豐富的第三方支持，而通過FPGA硬件進行編程則需要復雜的軟件，這就涉及到建立一個生態系統的問題。”
ASIC低成本也伴隨著靈活性不夠。對于一些新興標準，需要有一個完善的過程，如果要實現多制式、各種各樣的應用，ASIC也將受到各種限制。鄭小龍表示，AISC更多是在搶占成熟的或低端市場，比如MP3等，高端產品還是由DSP實現。DSP的未來一定是提供高附加值，就是給廠家做特色產品、創新產品提供一個平臺，例如DMA、可視電話、會議電話等，多功能、多制式需要靈活的軟件支持。
在DSP目前優勢的基礎上，降低成本也是未來DSP或SoC平臺的努力目標。最早是ADI將Blackfin平臺做到10美元以下，后來10美元也成為TI的一個目標，目前，達芬奇平臺已經有低于10美元的解決方案。鄭小龍表示，今后達芬奇還將針對具體類別的應用推出性能、成本優化的解決方案。
另外一個重要方面是功耗。以低功耗著稱的DSP對降低功耗的追求是無止境的，方進稱：“我們需要我們改變對低功耗的思考模式。”他提出了兩種不同的低功耗定義：一個是在不犧牲性能的前提下把功耗減至最小，稱之為“低功耗”；另一個稱為“超低功耗”，則是指犧牲部分性能，務求盡最大限度把功耗減至最小級別。
文章版權歸西部工控xbgk所有，未經許可不得轉載。
上一篇：三季度電阻產業需求復蘇 產業反彈
下一篇：下半年水泥價格預計高于去年同期
服務咨詢