可編程邏輯器件廠商斗法新工藝

雖然賽靈思(Xilinx)公司去年12月就放出風聲將采用先進的65nm工藝制造下一代FPGA，但直到今年三月初在美國加州Monterey舉行的Globalpress電子峰會上該公司才正式向外界展出首款基于65nm樣片的FPGA，而批量供貨則要等到今年下半年，該公司表示新工藝將用于其高端產品Virtex系列中。

賽靈思在上世紀九十年代末憑借Virtex-II產品系列推出業界第一款平臺FPGA，為嵌入硬IP提供了支持結構，之后的130nm Virtex-II PRO利用這一技術嵌入了IBM的PowerPC和千兆位收發器，成為高速串行通信、DSP和嵌入式處理器應用領域的轉折點。隨后利用90nm工藝的Virtex-4系列通過引入ASMBL架構，在同一系列中提供針對邏輯、DSP和嵌入式處理應用領域優化的多種平臺，使平臺FPGA的概念進一步得到提升。據悉，Virtex系列FPGA截至目前累計銷售收入已超過40億美元。

該公司先進產品事業部產品市場總監Charles Tralka表示，采用新工藝的下一代Virtex平臺將繼續基于ASMBL基礎構建，以期提供更多平臺和硬核IP，同時提高性能與處理能力。該器件可以前向兼容，為用戶提供在65nm工藝節點上重復利用現有IP和設計知識的自然遷移途徑。通過與客戶緊密合作，賽靈思已將新系列設計成既可以滿足高性能系統要求，同時又能實現設計時間及系統成本目標。由于受到競爭對手市場壓力的影響，新工藝目前只用于Virtex系列，“我們暫時不會將65nm工藝用于低成本Spartan系列上?！盩ralka補充道。

據介紹，65nm Virtex系列FPGA采用11層金屬層CMOS工藝與第二代三極柵氧化層技術，其柵極長度為40nm，氧化層厚度僅1.6nm，相當于只有五個原子層，同時在芯片內部使用了鎳硅化物和柵堆疊結構自對準技術，并在所有金屬電介質之間采用低k電介質，內核電壓只需1.0V，可以確保FPGA在密度、性能和低功耗方面達到最優。

在峰會上賽靈思向與會者展示了由兩個代工伙伴聯電與東芝利用65nm工藝制造的300mm晶圓樣片，并再次強調了其雙晶圓代工廠策略?！皟蓚€代工廠加在一起月產能可達15,000晶圓，這將對我們每年20億美元的FPGA產品銷售提供有力支持，”Tralka說道。

與此同時，另一家領先的可編程邏輯器件供應商Altera也不甘落后，正加緊其65nm器件的研發。雖然沒有公布正式時間表，但據有關人士透露，該公司計劃于明年初正式推出?！笆遣皇堑谝粋€宣布并不重要，而應該看是否是在一個適當的時機?！盇ltera公司副總裁Danny Brain在接受本刊采訪時說道，“我們會等到時機成熟，包括產能、良品率等都達到我們的要求后才會推向市場，這樣在用戶提出需求時才可以很快得到滿足?！迸c賽靈思不同的是，Altera仍堅持實行一個晶圓代工伙伴的策略，其芯片均由臺積電代工制造，目前是后者最大的客戶之一。

Altera并不急于進軍65nm領域的另一個原因或許是與高端FPGA產品在該公司銷售額中所占比例開始下降，低成本大批量可編程邏輯器件應用激增迅速有關。盡管Stratix系列FPGA銷售仍占Altera營收的25%，但其低成本Cyclone系列自推出以來受到了電子制造廠商的大力追捧，目前在通信領域市場表現幾乎與Stratix系列平分秋色，而整體出貨量大約是后者的3倍。

此外Altera也希望新工藝能夠應用到其結構化ASIC產品HardCopy上，幫助用戶實現從FPGA向ASIC的轉換?！斑@涉及到整個設計方法的轉變，原有HardCopy并不適用于65nm產品?！盉rain解釋到，“將應用新工藝的下一代FPGA轉換到結構化ASIC的成本我們正在評估，我們必須確保經驗證過的FPGA設計能夠無縫移植成功。”

業界對于下一代FPGA市場前景表示出樂觀態度，市場調研公司IBS總裁Handel Jones指出，目前全球ASIC/ASSP市場規模已達220億美元，通過利用先進的工藝技術提高性能和降低成本，可以使FPGA擴展到新領域如DSP、高速串行通信和嵌入式應用等，并將進一步推動其進入傳統ASIC把持的市場應用中。