驅(qū)動單元設(shè)計中的電磁兼容問題

分類：技術(shù)教程日期：2012-12-27 00:00:00 來源：西部工控網(wǎng)

　　1 引言

　　驅(qū)動單元作為大功率模塊，其中的放大電路、開關(guān)電路和逆變電路等主電路可能對電磁環(huán)境存在干擾，為此，在設(shè)計驅(qū)動模塊時，必須考慮電磁兼容性問題，避免驅(qū)動單元對外界的干擾。

　　2 電磁兼容基本原理

　　電磁兼容性指電器及電子設(shè)備在共同的電磁環(huán)境中能執(zhí)行各自功能的共存狀態(tài)，均能正常工作互不干擾，達(dá)到兼容狀態(tài)[3]。

電磁干擾可以通過時域和頻域進(jìn)行表示，大部分干擾信號都是時變的，為討論和分析方便，都采用頻域分析方法為宜。典型的信號表示方式有正弦、非正弦、周期性、非周期性和脈沖等，它們都是通過空間輻射和通過導(dǎo)線傳導(dǎo)的。工程中對非周期信號和脈沖信號運(yùn)用較多，將干擾信號用f(t)表示，非周期性信號傅立葉積分為

，同樣也可以對脈沖信號進(jìn)行傅立葉變換，得出頻譜圖。

　　電磁干擾是通過電場和磁場進(jìn)行傳播的，因此，其基本單位也可以用電場和磁場的單位來表示，工程上普遍采用分貝來對電磁干擾進(jìn)行量測，即db。

　　3 電磁兼容具體實(shí)施

　　在驅(qū)動單元外殼選取時，應(yīng)綜合性價比考慮屏蔽效果較好的材料。在驅(qū)動單元的的設(shè)計中，中間點(diǎn)鉗位型pwm逆變電路作為主工作電路，在功率器件開關(guān)時，電路會產(chǎn)生諧波電流，同時高頻成分會向空間輻射。pwm逆變工作電路如圖1。

　　為此，在元器件選擇、電路板設(shè)計和接口設(shè)計等各個環(huán)節(jié)就應(yīng)充分考慮電磁兼容性，使驅(qū)動模塊工作在正常狀態(tài)而不影響其他設(shè)備。

　　3.1 元器件的emc考慮

　　為達(dá)到電磁兼容而使用的元件通常是采用減少并聯(lián)通路阻抗的方法來減小噪聲電壓或增加電流通路阻抗來減小噪聲電流[1]。

　　所有元件及互連線都會產(chǎn)生諧振現(xiàn)象，因此在元件選擇上，要充分保證線路的低阻抗配電。串聯(lián)諧振電路的輸入阻抗很低，但是根據(jù)電路不同的q值，輸出電壓可能大大高于輸入電壓，由于大電流高電壓的出現(xiàn)，串聯(lián)諧振非常容易產(chǎn)生高電平的輻射或傳到發(fā)射;并聯(lián)諧振會形成一個高的線路阻抗，也會產(chǎn)生高電流。

　　3.2 電路的板級emc考慮

　　在電路原理圖設(shè)計時，就應(yīng)充分考慮一般元器件和功率器件的放置，主要應(yīng)該注意以下五點(diǎn)：

　　(1)控制芯片無用端要通過相應(yīng)的匹配電阻接電源或接地集成電路上接地或接電源端都要接，不要懸空;

　　(2)繼電器需要匹配上高頻電容;

　　(3)每個集成電路需配一個去耦電容;

　　(4)降低負(fù)載電容，以使靠近輸出端的集電極開路驅(qū)動器便于上拉，電阻值盡量大;

　　(5)看門狗電路上不要使用可編程器件。

　　在pcb設(shè)計時，盡量不要使用單面板，同時，模擬電路和數(shù)字電路要分開布局;中、高速電路也應(yīng)分開布局;接地線要明確，不能所有接地都共用;pcb走線上需串接電阻，以降低控制信號線上下沿的跳變速率;處理器或發(fā)熱器件需通過導(dǎo)熱材料與其它芯片隔離，并在處理器周圍多點(diǎn)射頻接地[2]。

　　在pwm逆變工作電路上，為限制輸入端諧波電流，可以在直流環(huán)節(jié)前端并聯(lián)濾波電容器，如圖2所示;同時還可以在直流母線上串聯(lián)直流電抗器。另外，可以在電路的輸入端加諧波濾波器，此方法加裝簡單、成本低、維修方便，但是容易受系統(tǒng)參數(shù)的影響。

　　3.3 接地考慮

　　接地是電磁兼容重要措施，接地可以降低功率模塊噪聲、降低串?dāng)_和防止靜電的積聚。驅(qū)動單元的接地原則是信號地和電源地分開;高功率在最近的位置單點(diǎn)接地;同時ac安全地應(yīng)與單元外殼相連。

　　3.4 接口濾波考慮

　　為方便通訊，驅(qū)動單元都留有rs232或rs485接口，為此，設(shè)計中接口電路需進(jìn)行濾波處理。通常采用差動線路驅(qū)動和接收的方法來提高線路接口的抗擾度。低于信號電平并加在非畸變信號上的噪聲脈沖電壓與疊加在畸變信號上的噪聲脈沖相比，不可能超過接收器輸入端的開關(guān)閾值，因此在接收器輸入端加端接電阻可以減少反射并改善信號質(zhì)量和提高電路接口抗擾性。差動接收電路如圖3。