Σ-ΔADC

　　Σ-Δ(Sigma-Delta),過采樣型的Over-Sampled Σ-Δ Modulator的縮略語) ADC是近年來頗為流行的新產品。它應用過采樣技術以時間交換精度，從而克服實現高精度ADC所需要電路的復雜性，成為數字VLSI中執行高精度模數轉換最引人目的方法。這種結構充分揚抑數字和模擬技術各自的長短，使用很少的模擬器件與十分復雜的數字信號處理電路來達到16位以上高精度目的，以很低的采樣分辨率(1位)和相當高的采樣速率，高精度、低速度地將模擬信號數字化，特別適用于計量儀器、溫度檢測、應變計、熱電偶、稱重、過程控制、智能變送器、醫療儀器、多媒體音頻轉換等應用場合。
　　工作原理Σ-ΔADC的工作原理是首先從輸入信號減去DAC的輸出，即差分信號，用Δ表示，接著在規定時間內對差分信號進行積分，積分或求和一般用Σ表示，這就是Σ-Δ的名稱來源；然后與基準比較產生1MHz高速1位ADC輸出(由1和0組成的位流)，為了提高分辨率，再對這種位流進行數字濾波，實際上是一種以犧牲速度為代價的過采樣技術。利用過采樣、噪聲整形、數字濾波等方法增加有效分辨率，此后再對ADC輸出進行采樣處理以降低有效采樣率。
　　Σ-ΔADC通常由 Σ-Δ調制器及連接于其后的數字濾波器構成，另外它還包括一個時鐘單元，為調制器與數字濾波器提供適當的定時。一個一階Σ-ΔADC簡單例子哪圖1(a)所示，由一個差分器，一個積分器，一個比較器(統稱Σ-Δ調制器)和復雜的數字信號處理電路構成，Σ-Δ調制原理如圖1(b)，利用積分和反饋，把A/D變換中的量化折疊噪聲移出基帶。Σ-Δ調制器中的積分器數量定義為該Σ-Δ調制器的階數。對于高精度或更高頻率模擬信號，并考慮到電路的非理想性，一般采用2階、3階、4階甚至更高階的調制器，以進一步降低量化折疊噪聲。當Σ-Δ調制器工作時，圖1(a)中A、B、C、D點的信號描述如圖2所示，比較器輸出的脈沖序列占空比包含著代表模擬輸入電壓的數據，例如，圖2(a) 當Vin=0時，輸出數字信號占空比為50%；當模擬輸入為正時，1比特DAC輸出一定是在+VREF上所占的時間比重較大，調制器輸出1的個數多于0的個數，因而占空比增加，如圖2(b)所示；相反，當模擬輸入為負時，占空比減少。如此反復，比較器輸出1或0的數據流，數據流中為1的值是與模擬輸入量成正比的，輸出的數據流經過壓縮、濾波后，就生產了Σ-ΔADC的數字輸出，整個結構框圖如圖3所示。
　　通過數字濾波，可以去除轉換處理期間注入的噪聲；數字濾波器降低了帶寬，為提高Σ-Δ調制器的帶寬，目前國際上也采用多位的Σ-Δ調制器。降低輸出數據速度的方法是通過每輸出M個數據抽取1個數字重采樣抽取方法實現的。
　　Σ-ΔADC的分辨率高達24位，轉換速度高于積分型、壓頻變換型ADC，采用混合信號CMOS制造工藝技術。在同一芯片上很容易實現低價格、高分辨率數據采集與數字信號處理電路。由于采用高倍率過采樣技術，降低了對傳感器信號進行濾波，前置放大的要求，實際上取消了信號調理。

　　產品類型與發展
　　Σ-ΔADC按應用要求，可分為高速、調制解調、編碼器、傳感器低頻測量等4類，其中每一類Σ-ΔADC又根據具體應用要求分成許多型號，給用戶帶來極大的方便。例如，AD7710系更是用于信號調理、傳感器輸入的Σ-ΔADC，適用范圍較廣，表1示出其主要性能。

Burr-Brown公司(Ti)
　　ADS1201、DDC112、DAC1220也是性能優良的Σ-ΔADC，ADS1201適用于測試領域，如智能發射機、工業過程控制等；DDC112把低電平電流(例如光敏傳感器的輸出電流)轉換為數字量，應用領域為CT掃描設備、紅外檢測器、血液分析、液相或氣相色譜儀以及高精度過程控制；DAC1220主要用于工業過程的閉環控制及高分辨的測試測量系統。
　　目前，Σ-Δ電路結構已占據16位以上分辨率的通用ADC市場，發展到23-26位以上分辨率，且價格低廉，但其輸入帶寬有限、針對這一問題，一些有實力的公司正集中資金與智力，研究提高其轉換速度的技術，達到適應諸如數字廣播接收機、醫用超聲波等需要的實際要求。
　　Σ-Δ電路結構不僅在高分率低速或中速ADC方面將逐步取代逐次逼近型與積分型電路結構，而且這種結構同流水線結構相結合，向高速方面研發，有望實現高分辨率、高轉換速率為Σ-ΔADC。