隔離開關電源同步整流器數字控制與驅動技術

分類：解決方案日期：2007-02-05 00:00:00

1 引言
　　
　　在主PWM控制器位于初級側的低DC輸出電壓隔離型開關電源（SMPS）中，通常采用專門設計的MOSFET作為同步整流器（SR）。作為SR使用的MOSFET具有非常小的導通損耗，有助于提高系統效率。
　　
　　在初級側控制的隔離SMPS拓撲中，由于在隔離變壓器次級側沒有PWM控制信號，故欲產生適當的SR控制信號顯得比較困難。但是，可以從變壓器次級輸出獲得有關數據。由于電路寄生元件的存在，同步信號在從隔離變壓器輸出分離（withdrawn）時，相對于初級PWM信號會發生延遲，并且在不連續導通模式（DCM）狀態會出現振蕩。因此，為SR提供驅動的控制電路必須能避免發生錯誤的操作。
　　
　　在初級側控制的隔離拓撲中，為驅動SR需要適當的控制電路，以處理同步時鐘信號（clock）從隔離變壓器的輸出移開，解決驅動信號相對于時鐘輸入的定時等問題。若對SR控制不當，在兩個器件之間會發生“跨越導通”（crossconduction）。同時，在隔離拓撲的次級由于相對于初級主開關（MOSFET）驅動信號的延遲，會在相關元件之間形成短路，發生“貫通”（shootthrough）現象。產生貫通的機理，具體取決于變換器拓撲結構。
　　
　　 2同步整流器的數字控制方法
　　
　　在用作產生SR驅動信號的方案中，首推數字控制方法。
　　
　　 2.1系統基本結構
　　
　　 SR數字控制系統一般由振蕩器（OSC）、限定狀態機構（FiniteStatesMachine，簡寫FSM）、兩個耦合的向上/向下（UP/DOWN）計數器和兩個控制輸出邏輯等單元電路所組成，系統框圖如圖1所示。
　　

此主題相關圖片如下：

　　控制電路有3個輸入和2個輸出。其中，2個輸出為隔離變換器次級2只MOSFETs提供互補驅動信號，3個輸入包括1個時鐘信號和2個輸出的期望（anticipation）時間設定。不論是接通還是關斷，2個輸出OUT1和OUT2沒有任何交迭。開關頻率為fs的方波信號出現在時鐘輸入端，期望的定時通過外部有關輸入設定。2個計數器工作方式及作用不同：DOWN計數器用于處理輸出截止，UP計數器連續獲取OUT2開關周期期間或OUT1接通時間內的有關數據。控制系統根據前面周期內存儲的有關信息，在開關周期截止期內的輸出被預先處理。采用這種控制方法，開關周期和接通時間（tON）被逐周連續監測。
　　
　　 2.2穩定條件
　　
　　在穩態條件（固定頻率和固定占空比）下，兩個開關周期中與輸出OUT2相關的波形如圖2所示。
　　

此主題相關圖片如下：

　　在第1個開關周期（TS1）內，在時鐘輸入的上升沿上，兩個（UP/DOWN）計數器中第1個開始計算內部時鐘（CK）脈沖。在接下來的一個時鐘輸入的上升沿（TS1結束）上，計數器停止計算。計算過的脈沖數目（n2）把開關周期的持續時間考慮在內。所存儲的數據，在下一個開關周期中被利用。
　　
　　在第2個開關周期中，在內部時鐘輸入的上升沿上，第1個計數器由大到小計算（countsDOWN）內部時鐘脈沖，并且在計算到（n2－x2）個脈沖時終止。第2個計數器計算新的尚未計算的內部時鐘脈沖，并適時修正開關周期（TS）期間的有關數據。OUT2超前截止總量為X2·TI（TI為內部時鐘脈沖周期），并通過OUT2預期時間輸入設定。計數器UP或DOWN在每個周期內的功能，相對于先前周期被交換。
　　
　　為預期關斷OUT1，另外兩個UP/DOWN計數器將考慮計及接通時間（tON）期間的有關數據，相關波形如圖3所示
　　

此主題相關圖片如下：

　　在第1個開關周期內，第1個計數器在時鐘輸入上升沿上開始計數，并且在時鐘輸入下降沿上停止。其間計算的脈沖數量為n1，只計及tON時間之內的脈沖數。
　　
　　在第2個開關周期內，第1個計數器遞減計數，在計算到n1－x1時停止。關斷OUT1的超前時間總計為x1·Ti，并由OUT1預期時間輸入設定。第2個計數器向上（由小到大）計算時鐘輸入上升沿與下降沿之間的脈沖數目。
　　
　　 2.3變化條件
　　
　　 2.3.1開關頻率發生變化
　　當開關頻率（fs）發生變化時，對于輸出OUT2而言，可能存在三種情況：
　　
　　 1）TS1>TS2
　　
　　當第2個開關周期TS2小于先前周期TS1時，OUT2的截止發生延遲，相對于時鐘輸入沒有超前，而是隨時鐘輸入的前沿強迫關斷。圖4示出了該條件下的相關波形。
　　
　　 2）TS1>TS2
　　關波形如圖5所示。在此情況下，OUT2發生提前關斷。MOSFET體二極管的導通時間恰為一個周期，效率損失非常小。
　　

此主題相關圖片如下：

　　 3）TS1
　　
　　當第2個個開關周期的接通時間tON2大于前面的開關周期TS1時，相關波形如圖6所示。在此情況下，OUT2保持截止，MOSFET體二極管的導通時間雖然不是最小，但只引起很小的效率損失。
　　
　　 2.3.2占空比發生變化
　　
　　對于輸出OUT1，當接通時間tON發生變化時，可能會出現兩種不同的情況：
　　
　　 1）tON1>tON2當第1個開關周期的接通時間tON1大于第2個開關周期的接通時間tON2時，時鐘輸入、內部時鐘和輸出OUT1波形定時圖如圖7所示。在此情況下，OUT1的關斷被延時，相對于時鐘輸入沒有提前，總是在時鐘輸入的下降沿上即時截止。
　　
　　 2）tON1上述的方法通過對前一個周期的測量來確定下一個周期的動作，履行逐周控制。預期關斷同步整流器MOSFET的內部時鐘脈沖總數是X1或X2。內部振蕩器頻率（fi）越高，預期時間精度也就越高。
　　

此主題相關圖片如下：

3STSRx系列智能驅動器ICs
　　
　　 STSRx系列IC是ST公司為驅動隔離SMPS中的同步整流器而專門設計的器件。該系列ICs的時鐘信號從隔離變壓器的次級輸出獲取，為驅動用作SR的1只或2只MOSFETs，輸出適當的控制信號。
　　
　　 3.1STSR2
　　
　　 STSR2用作驅動單端正向拓撲中的兩個同步整流器。該IC包含前面所敘述的控制系統，內置兩個大電流N溝道MOSFET驅動器和一個時鐘緩沖器等單元電路。STSR2的引腳名稱及其應用電路如圖9所示。
　　
　　 STSR2的引腳功能如下：
　　
　　 VCC電源電壓，范圍為4.5～5.5V；
　　
　　 PWRGND和SGLGND分別為功率信號和控制邏輯信號的參考端；
　　
　　 CLOCK同步信號輸入；
　　
　　 OUTGATE1/22個大電流互補輸出。由于IC自身產生死區時間，在兩個開通時間之間不存在任何交迭；
　　
　　 SETANT2為OUTGATE2設定預期截止時間（有4種不同的期望時間可供選擇）；
　　
　　
　　
　　 INHIBIT當該腳輸入高于非常低的一個門限電壓時，OUTGATE2使能。在正向變換器應用中，迫使OUTGATE2的接通時間減至最小。
　　
　　 3.2STSR3
　　
　　 STSR3是為驅動在回掃式拓撲中的一個SR而專門設計的控制IC，其引腳名稱（符號）及應用電路如圖10所示。STSR3與STSR2比較，主要區別是STSR3僅有一個大電流柵極驅動輸入（OUTGATE）。
　　

此主題相關圖片如下：

　　3.3STSR4
　　
　　 STSR4是指定用于驅動推挽、半橋或全橋式雙端輸出拓撲結構中SR的控制IC。該器件的典型應用電路如圖11所示。STSR4含有兩個大電流N溝道MOSFETs驅動器輸出，同時有兩個時鐘輸入（CLOCK1和CLOCK2），分別接收來自隔離變壓器次級繞組上的時鐘信號。
　　
　　 STSR2、STSR3和STSR4在不同類型的隔離式拓撲結構應用中，都是從變壓器的次級輸出獲得時鐘信號，對作為SR使用的一只或兩只MOSFETs產生恰當的柵極驅動信號，完全解決了在控制SR中易于出現的全部問題，有效地提高了系統穩定性和可靠性。
　　
　　 4結語
　　
　　在隔離SMPS拓撲中，用于驅動SR的數字控制/驅動技術，相對于需要附加磁復位技術的所謂“自驅動同步整流”方法來說，具有許多優點。數字控制方法主PWM控制器在初級側的SMPS隔離拓撲中，為利用直接來自于變壓器次級輸出的同步數據提供了便利。數字控制方法所提供的驅動信號數值，總是能與MOSFETs的柵極范圍相一致，可使MOSFETs體二極管的導通時間盡可能短。通過采用一些附加技術，能允許變換器在DCM操作。采用數字方法，有效地解決了被認為與SR驅動信號產生有關的“跨越導通”和“貫通”等關鍵問題。
　　
　　采用帶有較少引腳的STSRx系列ICs，可使SR數字控制電路大為簡化。對于ICs外部元件，其中包括SETANT腳外部用作設定預期時間的電阻，在精度和溫度特性等方面沒有嚴格的要求。STSRx系列ICs，對于來自變換器開關頻率和占空比的突然變化，具有快速瞬態響應特性。
　　
　　所有其它有關SR控制的技術，如模擬控制方法等都存在不少缺點。其控制電路中的很多元件，諸如電容器等，要求具有嚴格的容差和穩定性。而利用鎖相環（PLL）技術，也需要大量元件，且同步器件帶有較多的引腳。另外這種控制方法，對于開關頻率和占空比的擾動，瞬態響應速度也相對比較慢。
　　
　　 STSRx系列ICs的推出，為SMPS隔離拓撲中同步整流器的控制與驅動，提供了有效的手段和便利。